This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

JPAB

CLIPPEDIMAGE= JP403060134A

PAT-NO: JP403060134A

DOCUMENT-IDENTIFIER: JP 03060134 A

TITLE: MOUNTING METHOD USING EUTECTIC SOLDER

PUBN-DATE: March 15, 1991

INVENTOR-INFORMATION:

NAME

ONO, TADASHI

SAKAGUCHI, SHINICHI

ASSIGNEE-INFORMATION:

NAME

MITSUMI ELECTRIC CO LTD

APPL-NO: JP01197112

APPL-DATE: July 28, 1989

INT-CL_(IPC): H01L021/52; B23K001/015

ABSTRACT:

PURPOSE: To eliminate oxidative effect and facilitate temperature control, by

COUNTRY

N/A

sandwiching eutectic alloy between a semiconductor element and a substrate,

retaining them with pressure by an upper jig and a lower jig, dipping the total

of them in saturated vapor obtained by heat-treating inactive solvent or in

heated inactive solvent, and eutectic-diffusion-bonding the $\operatorname{semiconductor}$

element and the substrate.

CONSTITUTION: Eutctic solder 12 of eutectic alloy is arranged between a

semiconductor element 10 and a substrate 13, which are sandwiched and

pressurized by jigs 14, 15. The whole of them is arranged in saturated vapor

generated by heating a vessel M containing fluorinated inactive soluvent P.

Thereby heat is absorbed in the whole part, so that the eutectic alloy 12 is

fused and subjected to eutectic diffusion bonding. As compared with the case $% \left(1\right) =\left(1\right) +\left(1\right$

where the jigs 14, 15 and the like are heated, oxidative effect is not caused,

and the temperature does not rise higher than or equal to the boiling point of

the fluorinated inactive solvent P, so that temperature control with respect

to, e.g., difference of the eutectic alloy 12, and the size deviation between

the semiconductor element 10 and the substrate 13 is facilitated.

DERWENT-ACC-NO: 1991-121098

DERWENT-WEEK: 199117

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Mount method using eutectic system solder for

semiconductor elements -

comprises supporting eutectic alloy, immersing in inactive

solvent and joining

elements and substrate NoAbstract Dwg 1/4

PATENT-ASSIGNEE: MITSUMI ELECTRIC CO LTD[DENA]

PRIORITY-DATA: 1989JP-0197112 (July 28, 1989)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE

PAGES

MAIN-IPC

JP 03060134 A

March 15, 1991

N/A

000

N/A
APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP03060134A

N/A

1989JP-0197112

July 28, 1989

INT-CL (IPC): B23K001/01; H01L021/52


ABSTRACTED-PUB-NO:

EQUIVALENT-ABSTRACTS:

DERWENT-CLASS: LO3 M23 P55 U11

CPI-CODES: L04-C17A; L04-F02; M23-A04;

EPI-CODES: U11-D03B3;



⑩日本国特許庁(JP)

① 特許出願公開

[®] 公開特許公報(A) 平3-60134

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)3月15日

H 01 L 21/52 B 23 K 1/015

C

8728-5F 6919-4E

審査請求 未請求 請求項の数 1 (全3頁)

60発明の名称

共晶系ソルダを用いたマウント方法

②特 願 平1-197112

②出 願 平1(1989)7月28日

個発 明 者

野

位 神奈川県伊勢原市板戸810

⑩発明者 阪口

伸 一 神奈川県厚木市中町4-8-11 タミーハイツ

勿出 願 人 ミツミ電機株式会社

小

東京都調布市国領町8丁目8番地2

明细块

1. 発明の名称

- 共晶系ソルダを用いたマウント方法

2. 特許請求の範囲.

半導体素子と基板間に共晶合金を挟持して上下治具により加圧保持し、これ等全体を不活性溶媒を加熱処理して得られる飽和蒸気中或いは加熱された不活性溶媒中に浸漬し、前記半導体素子と基板とを共晶合金を溶解し共晶拡散接合することを特徴とする共晶系ソルダを用いたマウント方法。

〔産業上の利用分野〕

本発明は、半導体素子を基板に固着する際の 共晶系ソルダを用いたマウント方法に関する。

〔従来の技術〕

従来、例えば、GaAs等の半導体素子がS 1等による基板に固着されるに際して、第4図に示される様に、スパック等で形成され、メタライ ズ処理した半導体素子2と基板3との間に共晶合金4が挟持され、且つ上部及び下部治具5、6に挟持されて加圧・加熱され、半導体素子2及び基板3が共晶合金を介して接合されていた。

斯かる接合にあっては、例えば、N. 又はA 「等の不活性ガスの雰囲気中で接合、即ち固着処理が行われていた。

〔発明が解決しようとする課題 〕

本発明は係る点に鑑みてなされ、酸化作用を 生起せず、又温度管理が容易であり、熱伝動が均 一化して、短時間に良好な接合状態が得られる共 晶系ソルダを用いたマウント方法を提供すること を目的とする。

〔課題を解決するための手段〕

上記目的を解決するために本発明に保る共品

不ソルダを用いたでウカ法にはは、半に体素と

ない間に共晶合金を挟持して上に治りが無理は
保持し、これ等全体を不活性溶媒を加熱処理では
ののでは、ないで、不活性溶媒
中に设備し、前記半導体素子と基板とを共品合金を溶解し共品拡散接合することを特徴とする。

(作用)

以上の共晶系ソルダを用いたマウント方法に於いては、フッ索化不活性溶媒の飽和蒸気層中を行いは加熱された不活性溶媒中で共晶拡散接合を行なうため加熱による酸化作用がなく、溶媒の沸点ありた。加熱される共晶合金の温度のバラッキがなる、り、、 熱伝動が一面からでなく全面から加熱されることなり短期間に均一に伝導して基板に半導体素子を緊密に接合できる。

無吸収が行われて半導体素子 I 0 と基板 1 3 間の 共晶合金 1 2 が溶解されて共晶拡散接合が行われる。

この場合、加圧治具14、15等を加熱する場合に比して、酸化作用がなく、又フッ素化不活性溶媒Pの沸点以上には、温度が上昇しないため温度の管理、例えば、共晶合金12の差異と半導体素子10、基板13のサイズの違い等に対する温度管理が容易になる。

。 このようにして熱媒体の凝縮熱の熱交換をもって共晶合金12を介して半導体素子10と基板13の接合が行われる。

次に、他の実施例として第3図に示される様に、フッ素化不活性溶媒P中に慢復して、前記の機に半導体業子10と基板13を共晶合金12による共晶拡散の接合を行うこともできる。斯かる接合の状態も前記同機な作用効果を得ることができる。

尚、上記何れの実施例の場合に於いても、フッ素化不活性溶媒を使用するため、大気中でも利

〔実施例〕

以下、本発明に係る共晶系ソルダを用いたマウント方法の実施例を添付図面を参照して詳細に説明する。

第1図は本発明の実施例に於ける半導体累子、 基板等の配置状態を示し、第2図及び第3図は飽 和蒸気中及び溶媒中の浸液状態での接合状態を示 す。

第1 図において、スパッタ等で形成され、メタライズ処理した半導体素子10 と基板13との間に共晶合金による共晶系ソルダ12 が配置される。次いで、半導体素子10と基板13上下の治具14及び15の間に挟持・加圧される。

次に、上記のように構成された後、その全体を第2回に示されるように、フッ素化不活性溶媒Pの容器Mを加熱して発生する飽和蒸気Va中に配置する。

斯かる飽和蒸気 V a 中でのマウント方法に於いては、フッ素化不活性溶媒 P の飽和蒸気 V a の熱が全面的に及ぶものとなり、それにより全体に

用できることとなり、 従来例の場合の不活性ガスを利用する大型装置に比較し、手軽に活用できる利点がある。

(発明の効果)

4. 図面の簡単な説明

第1回は本発明の共晶系ソルダを用いたマウント方法の説明に供される図、第2回は飽和落気中での接合の説明状態図、第3回は溶媒に浸漬状態での接合状態を示す説明図、第4回は従来例による共晶系ソルダを用いたマウント方法の説明図

である.


 10 ··· 半導体素子、
 12 ··· 共晶系ソルダ、

 13 ··· 恭板、
 14、15 ··· 上下の治具、


P … 不活性溶媒、


Va…飽和蒸気、

特許出願人 ミツミ電機株式会社 (本語) 代表者 森 部 一 (本語) 第 1 図



第 3 図





第 4 図

